数字IC密码算法主要分三类：对称算法、非对称算法、杂凑算法。
***1对称密码算法：一种分组密码算法，分组长度为128位，密钥长度为128比特。
主要产品有：智能IC卡、智能密码**、加密卡、加密机等安全产品。
***2椭圆曲线公钥密码算法（非对称）：一种椭圆曲线公钥密码算法，其密钥长度为256比特。
***3杂凑算法：一种密码杂凑算法，其输出为256比特。
适用于***22椭圆曲线公钥密码算法中的数字签名和验证。
***4对称密码算法：一个分组算法，用于无线局域网产品。
***7对称密码算法：一种分组算法，分组长度为128比特，密钥长度为128比特。
适用于非IC卡应用，例如门禁卡、参赛证、门票，**类校园一卡通，公交一卡通，企业一卡通
*****9非对称算法：**是基于对的标识密码算法，与***2类似。区别于***2算法，***9算法是以用户的标识（例如：、邮箱等）作为公钥，省略了交换数字证书公钥过程。
适用于云存储安全、物联网安全、电子邮件安全、智能终端保护等。
数字IC中硬件木马
由于当今集成电路设计行业各个阶段的相对**性，电源监控芯片，同时芯片设计与芯片制造过程分离的产业形式，导致攻击者可能在芯片设计与制造环节中，将带有特定恶意功能的“硬件木马”电路植入到芯片内部的硬件电路中。然而，集成电路芯片早已广泛应用于国民经济的各个领域，一旦遭受“硬件木马”攻击，电源监控芯片公司电话，必给社会各方面带来严重后果。
首先根据AES算法原理，设计并优化了一个128位的AES加密电路，并将其作为原始参考设计，在其中实现各种不同类型的硬件木马，然后从以下三个相对**的方向着手来探索数字IC设计领域中硬件木马的特性与检测方法：FPGA设计流程，首先在片上实现我们的原始AES加密设计以及植入有木马的AES设计，然后利用Nios II软核处理器搭建测试平台，来进行AES模块的测试以及其中硬件木马的检测；ASIC设计流程，通过完成原始AES加密模块和植入有木马的AES设计的后端实现并比较例如时钟树结构之类的**信息、旁路信息，探索数字ASIC设计中检测硬件木马的潜在方法；电路的概率签名理论，首先简要介绍这一理论的数学原理，然后尝试运用其来分析我们的AES设计中某一功能模块的等价性。
4.时钟树生成(CTS Clock tree synthesis) 。
芯片中的时钟网络要驱动电路中所有的时序单元，所以时钟源端门单元带载很多，其负载很大并且不平衡，需要插入缓冲器减小负载和平衡。时钟网络及其上的缓冲器构成了时钟树。一般要反复几次才可以做出一个比较理想的时钟树。---Clock skew.
5. STA 静态时序分析和后。
时钟树插入后，每个单元的位置都确定下来了，工具可以提出GlobalRoute形式的连线寄生参数，此时对参数的提取就比较准确了。SE把.V和.SDF文件传递给PrimeTime做静态时序分析。确认没有时序违规后，将这来两个文件传递给前端人员做后。对Astro 而言，在detail routing 之后，
用starRC XT 参数提取，生成的E.V和.SDF文件传递给PrimeTime做静态时序分析，那将会更准确。
6. ECO(Engineering Change Order)。
针对静态时序分析和后中出现的问题，对电路和单元布局进行小范围的改动.
7. Filler的插入(pad fliier， cell filler)。
Filler指的是标准单元库和I/O Pad库中定义的与逻辑无关的填充物，用来填充标准单元和标准单元之间，I/O Pad和I/O Pad之间的间隙，它主要是把扩散层连接起来，满足DRC规则和设计需要。
8. 布线(Routing)。
Global route-- Track assign --Detail routing--Routing optimization布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束的条件下，电源监控芯片企业，根据电路的连接关系将各单元和I/OPad用互连线连接起来，这些是在时序驱动(Timing driven )的条件下进行的，保证关键时序路径上的连线长度能够。--Timing report clear
电源监控芯片企业-电源监控芯片-压力传感电子驱动ic(查看)由深圳市瑞泰威科技有限公司提供。深圳市瑞泰威科技有限公司为客户提供“各类驱动IC,存储IC,传感器IC,触摸IC销售,”等业务，公司拥有“瑞泰威科技”等品牌，专注于电子、电工产品制造设备等行业。欢迎来电垂询，联系人：范清月。同时本公司还是从事揭阳通信ic公司，东莞通信ic产品，潮州通信ic厂家的厂家，欢迎来电咨询。
