转换：将HDL/VHDL的描述，转换成**于工艺的寄存器传输级（RTL）网标，数字芯片，其中这些RTL模块之间通过连线，实现互通互联。
映射：在综合环境中，目标工艺库（例如：T******0﹨T***C22），将RTL级网标映射到目标工艺库上面，形成门级网标。
优化：设计人员添加相应的时序、面积约束。综合器以满足约束条件为目标，进行网标级别的优化。约束不同，然后得到的网标会不一样，atmel芯片数字什么意思，并且，DC的合成策略是时序优先，所以只有在满足时序约束的基础上，才会进行面积的优化。如果经过优化，依然不能满足时序要求，则在后面时序报告中，将会出现时序违例的路径，在前端综合过程中，我们一般只考虑建立时间（setup time）。设计人员需要分析时序违例的路径，进行各种处理，直到满足建立时间约束。
瑞泰威驱动IC厂家，是国内IC电子元器件的代理销售企业，**从事各类驱动IC、存储IC、传感器IC、触摸IC销售，品类齐全，具备上百个型号。
数字集成电路和模拟ic的难度系数相较于大一些，由于好的商品所必须的像上边我常说的那般一个巨头级別的室内设计师太少了。除了天赋勤奋的要素以外，更必须长期的打磨抛光。因此 ***强的数字集成电路高手，绝大多数全是饱经沧桑的老大爷。以一辈子的工作经验去渐渐地打磨抛光一款商品。
相相对而言，数字电路设计，如果不考虑到**加工工艺，立即用t**c这类的代工生产得话，更非常容易拉起一直精英团队的，每一个人只必须致力于一项，以团结协作制胜了。
对于当今所有的IC设计，DC Ultra 是可以利用的的综合平台。它扩展了DC Expert的功能，数字芯片流水灯，包括许多的综合优化算法，让关键路径的分析和优化在的时间内完成。在其中集成的Module Compiler数据通路综合技术， DC Ultra利用同样的VHDL/Verilog流程，能够创造处又快又小的电路。
DFT Compiler
DFT Compiler提供的“一遍测试综合”技术和方案。它和Design Compiler 、Physical Compiler系列产品集成在一起的，包含功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler可以使设计者在设计流程的前期，很快而且方便的实现高质量的测试分析，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、门级的扫描测试设计规则的检查，以及给予约束的扫描链插入和优化，同时进行失效覆盖的分析。
Power Compiler
Power Compiler?提供简便的功耗优化能力，能够自动将设计的功耗化，提供综合前的功耗预估能力，数字芯片与光耦抗干扰连接，让设计者可以更好的规划功耗分布，在短时间内完成低功耗设计。Power Compiler嵌入Design Compiler/Physical Compiler之上，是业界可以同时优化时序、功耗和面积的综合工具。
FPGA Compiler II
FPGA Compiler II是一个专用于快速开发高品质FPGA产品的逻辑综合工具，可以根据设计者的约束条件，针对特定的FPGA结构（物理结构）在性能与面积方面对设计进行优化，自动地完成电路的逻辑实现过程，从而大大降低了FPGA设计的复杂度。
