在 PCB 板的设计当中，可以通过分层、恰当的布局布线和安装实现 PCB 的抗ESD(静电释放) 设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整 PCB 布局布线，能够很好地防范 ESD。下面就来详解了解下具体方法措施：
可能使用多层 PCB，相对于双面 PCB 而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和***耦合，使之达到双面 PCB 的 1/10 到 1/100。现结合IPC-A-610B标准，对焊点／PC外观质量评述如下。尽量地将每一个信号层都紧靠一个电源层或地线层。 对于顶层和底层表面都有元器件、 具有很短连接线以及许多填充地的高密度 PCB，可以考虑使用内层线。
连接性测试：人工目测检验（加辅助放大镜）
在数字化的电路中，被焊接产品能正常工作的基本要求是互连图形完整无缺；元件不错焊、不漏焊；焊接点无虚焊、无桥连。
在***T大生产中，人们惯用肉眼或者辅助放大镜、显微镜检测，基本上能满足对除BGA和CSP等以外元件焊点的观察。较为理想的是无阴影放大镜与大中心距显微镜。
接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是***简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
与其它封装技术相比，COB技术价格低廉（仅为同芯片的1/3左右）、节约空间、工艺成熟。但任何新技术在刚出现时都不可能十全十美，COB技术也存在着需要另配焊接机及封装机、有时速度跟不上以及PCB贴片对环境要求更为严格和无法维修等缺点。