T-coils 能提供恒定的输入阻抗，刚好能解决上面的麻烦，前面的接入电路不会再受到重
负载电容影响，仅看到一个恒定的终端电阻，可以进行可靠匹配，消除反射。
上面的问题见下图（a）：对于输入网络， RT是负载电阻， CESD是 ESD 电容（恶化了输入
匹配，导致反射）。如果如下图（b）加入一个 T-coil， 那网络的输入阻抗能设计的始终等于
终端电阻 RT（Zin=RT）， 而不受 CESD影响。可以通过下面两个极端条件看到这种亮点。
Foundry在流片时，由于版图效应（LDE），终加工的版图在尺寸和金属属性上会有偏差。偏差导致实测结果和EDA结果有差异，所以设计阶段的EM建模会不精准，增大流片失败风险。在***工艺上，LDE问题更加显著。
在EM建模中，如果EM工具能考虑LDE问题，验证就能更接近实测值。
Foundry提供的PDK会有LDE信息，主要是涵盖下面几点：
（1）
体电阻率随线宽、线间距不同的差异表；
（2）
方块电阻随线宽、线间距不同的差异表；
（3）
线宽随线间距不同的差异表。
国际标准分类方式
我们先看一下国际标准分类方式，在国际半导体的统计中，半导体产业只分成四种类型：集成电路，分立器件，传感器和光电子。所有的国际半导体贸易中都是分成这四类。关于这四类，撸主原来写过单独一篇文章，请戳这里《分立器件,传感器和光电子，这哥儿仨是什么鬼》。在这一期我们就简单的说一下。
我们上面说的这四类可以统称为半导体元件。其中集成电路（Integrated Circuit, 简称IC），又叫做芯片（chip），所以说集成电路，IC，芯片，chip这四个名字都是指一个东西。但是，在我们通常的新闻中，没有分的这么清楚，他们会把半导体元件统统叫做集成电路（比如也会把分立器件也叫做IC,芯片），所以大家要根据前后文的意思来判断文章想表达的是哪一类。
像苹果A系列，高通骁龙系列，华为麒麟系列的芯片，晶体管数量达到了上亿，几十亿的级别。但是分立器件中的晶体管数量就比较少，极端情况下，一颗元件只有一个晶体管。比如很多公司生产的肖特基二极管，IGBT，MEMS等等（当然MEMS现在也会和集成电路集成在一起，很多分立器件的晶体管也不是上图这个样子的）。
虽然这些分立器件的集成度低，但是他们也有一些优点，比如适应的环境更加恶劣，能够满足更高电压的需求等等。
