IC?耐久性测试
耐久性测试项目（Endurance test items ）Endurance cycling test, Data retention test①周期耐久性测试（Endurance Cycling Test ）
目的: 评估非挥发性memory器件在多次读写算后的持久性能
Test Method: 将数据写入memory的存储单元，在擦除数据，重复这个过程多次
测试条件: 室温，或者更高，每个数据的读写次数达到100k~1000k
具体的测试条件和估算结果可参考以下标准
MIT-STD-883E Method 1033
②数据保持力测试（Data Retention Test）
目的: 在重复读写之后加速非挥发性memory器件存储节点的电荷损失
测试条件: 在高温条件下将数据写入memory 存储单元后，多次读取验证单元中的数据
失效机制：150℃
具体的测试条件和估算结果可参考以下标准：
MIT-STD-883E Method 1008.2
在了解上述的IC测试方法之后，IC的设计制造商就需要根据不用IC产品的性能，用途以及需要测试的目的，选择合适的测试方法，的降低IC测试的时间和成本，从而有效控制IC产品的质量和可靠度。
IC，你应该知道的半导体科普知识
尺寸缩小有其物理限制
不过，制程并不能无限制的缩小，当我们将晶体管缩小到 20 奈米左右时，就会遇到量子物理中的问题，让晶体管有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET（Tri-Gate）这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。现在的嵌入式系统，电子电路设计一般都是数字电路，只有数字信号，高低两种电平，只要分析输入输出信号的逻辑关系，不需要自己设计复杂的电子电路，简化了硬件设计的工作量、复杂度和调试周期。
（Source：）
更重要的是，藉由这个方法可以增加 Gate 端和下层的接触面积。在传统的做法中（左上图），接触面只有一个平面，但是采用 FinFET（Tri-Gate）这个技术后，接触面将变成立体，可以轻易的增加接触面积，这样就可以在保持一样的接触面积下让 Source-Drain 端变得更小，对缩小尺寸有相当大的帮助。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standardcell）的面积，时序参数是不一样的。
后，则是为什么会有人说各大厂进入 10 奈米制程将面临相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 奈米，在 10 奈米的情况下，一条线只有不到 100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会产生不的现象，影响产品的良率。如果按技术来分的话，模拟IC可分为只处理模拟信号的线性IC和同时处理模拟与数字信号的混合IC。
如果无法想象这个难度，可以做个小实验。在桌上用 100 个小珠子排成一个 10×10 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，后使他形成一个 10×5 的长方形。这样就可以知道各大厂所面临到的困境，以及达成这个目标究竟是多么艰巨。接着是察看有哪些协议要符合，像无线网卡的芯片就需要符合IEEE802。
随着三星以及台积电在近期将完成 14 奈米、16 奈米 FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的手机，要感谢摩尔定律所带来的好处呢。
IC什么怎么设计的？
在 IC 生产流程中，IC 多由*** IC 设计公司进行规划、设计，像是联发科、高通、Intel 等大厂，都自行设计各自的 IC 芯片，提供不同规格、效能的芯片给下游厂商选择。因为 IC 是由各厂自行设计，所以 IC 设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗 IC 芯片时，究竟有那些步骤？不管是在空气流通的热带区域中，还是在潮湿的区域中运输，潮湿都是显著增加电子工业开支的原因。设计流程可以简单分成如下。
设计步，订定目标
在 IC 设计中，的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑***需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。数字后端以布局布线为起点，以生成可以可以送交foundry进行流片的GDS2文件为终点。
规格制定的步便是确定 IC 的目的、效能为何，对大方向做设定。接着是察看有哪些协议要符合，像无线网卡的芯片就需要符合 IEEE 802.11 等规范，不然，这芯片将无法和市面上的产品兼容，使它无法和其他设备联机。后则是确立这颗 IC 的实作方法，将不同功能分配成不同的单元，并确立不同单元间链接的方法，如此便完成规格的制定。另外，前面提到的断裂的Si-H键是可以自己***的，所以基于断键的老化效应都有***模式。
设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在 IC 芯片中，便是使用硬件描述语言（HDL）将电路描写出来。常使用的 HDL 有 Verilog、VHDL 等，藉由程序代码便可轻易地将一颗 IC 地菜单达出来。对于主板而言，芯片组几乎决定了这块主板的功能，进而影响到整个电脑系统性能的发挥，芯片组是主板的。接着就是检查程序功能的正确性并持续修改，直到它满足期望的功能为止。
▲ 32 bits 加法器的 Verilog 范例。
有了计算机，事情都变得容易
有了完整规画后，接下来便是画出平面的设计蓝图。在 IC 设计中，逻辑合成这个步骤便是将确定无误的 HDL code，放入电子设计自动化工具（EDA tool），让计算机将 HDL code 转换成逻辑电路，产生如下的电路图。之后，反复的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为止。必须进行明智的封装材料选择、仔细控制的组装环境和在运输中采用密封包装及放置干燥剂等措施。