什么是PCB中的板级去耦呢？
板级去耦其实就是电源平面和地平面之间形成的等效电容，这些等效电容起到了去耦的作用。主要在多层板中会用到这种设计方法，因为多层板可以构造出电源层和地层，而一层板与两层板没有电源层和地层，所以设计不了板级去耦。
多层板设计板级去耦时，为了达到好的板级去耦效果，一般在做叠层设计时把电源层和地层设计成相邻的层。相邻的层降低了电源?地平面的分布阻抗。从平板电容的角度来分析，由电容计算公式C=εs/4πkd可以，两平板之间的距离d越小，电容值越大，相当于加了一个大的电解电容，相邻的层两平面的d是比较小的，所以电源层和地层设计成相邻的层，可以达到比较好的去耦效果。
背钻制作工艺流程？
a、提供PCB，PCB上设有***孔，利用所述***孔对PCB进行一钻***并进行一钻钻孔；
b、对一钻钻孔后的PCB进行电镀，电镀前对所述***孔进行干膜封孔处理；
c、在电镀后的PCB上制作外层图形；
d、在形成外层图形后的PCB上进行图形电镀，在图形电镀前对所述***孔进行干膜封孔处理；
e、利用一钻所使用的***孔进行背钻***，采用钻刀对需要进行背钻的电镀孔进行背钻；
f、背钻后对背钻孔进行水洗，清除背钻孔内残留的钻屑。
高速信号PCB设计流程
当前的电子产品设计，需要更加关注高速信号的设计与实现，PCB设计是高速信号得以保证信号质量并实现系统功能的关键设计环节。
传统的PCB设计方式不关注PCB设计规则的前期仿1真分析与制定，从原理图到PCB的设计实现没有高速信号规则约束，这样的传统设计方式在当前的高速信号产品研发体系中已经不可行，造成的后果一般是多次无效投板加工、不断测试优化与返工设计，造成研发周期变长、研发成本居高不下。
目前的高速信号PCB设计流程为：
① 高速信号前仿1真分析
根据硬件电路模块划分与结构初步布局，仿1真评估关键高速信号质量是否过关，如果不过关则需要修改硬件模块架构甚至系统架构；仿1真信号质量通过的情况下，给出电路板大体模块布局方案及高速信号拓扑结构与设计规则
② 电路板布局设计
③ 电路板布线设计
根据电路板实际布线的情况，如果与前仿1真制定的设计规则有出入，则需要再次仿1真分析高速信号质量是否满足要求，例如：电路板线路布线密度过高、实际设计的线宽比前仿1真设计规则要小、可能造成高速信号线路损耗过大、接收端信号幅度不满足芯片输入要求而导致电路板功能无法实现。
