接下来就是布线。这与布局往往是互动的。有经验的人往往在开始就能看出哪些地方能布线成功。如果有些地方难以布线还需要改动布局。对于fpga设计来说往往还要改动原理图来使布线更加顺畅。
布线和布局问题涉及的因素很多，对于高速数字部分，因为牵扯到信号完整性问题而变得复杂，但往往这些问题又是难以定量或即使定量也难以计算的。所以，在信号频率不是很高的情况下，应以布通为首要原则。
高速电路设计面临的问题
信号完整性
信号完整性（Signal Integrity，SI）是指信号在信号线上的质量，即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接1收器，则可确定该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。
高速PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。
● 反射：信号在传输线上传输时，当高速PCB上传输线的特征阻抗与信号的源端阻抗或负载阻抗不匹配时，信号会发生反射，使信号波形出现过冲、下冲和由此导致的振铃现象。过冲（Overshoot）是指信号跳变的初个峰值（或谷值），它是在电源电平之上或参考地电平之下的额外电压效应；下冲（Undershoot）是指信号跳变的下一个谷值（或峰值）。过大的过冲电压经常长期性地冲击会造成器件的损坏，下冲会降低噪声容限，振铃增加了信号稳定所需要的时间，从而影响到系统时序。
● 串扰：在PCB中，串扰是指当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合电流，称为容性串扰；而互感引发耦合电压，称为***串扰。在PCB上，串扰与走线长度、信号线间距，以及参考地平面的状况等有关。
● 信号延迟和时序错误：信号在PCB的导线上以有限的速度传输，信号从驱动端发出到达接收端，其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。
PCB设计的新趋势
大型PCB板
在技术变得像今天一样复杂和复杂之前，大型PCB组件主导了市场。PCB板制造完全致力于生产传统尺寸的组件。如今，制造商发现，装有冲头的PCB板朝着小型化的相反方向发展。宏观印刷电路板在当今很普遍，并且用于汽车和航空航天生产以及太阳能电池板和照明的建筑。
大型PCB板配置比标准板单元厚，并且可以通过宽阔的迹线识别。较大的PCB具有高功率，可承受较长时间的高压。开发这些PCB板的目的是使它们坚固耐用。
