高速电路设计面临的问题
伴随着半导体技术的快速发展，时钟频率越来越高。目前，超过一半的数字系统的时钟频率高于100MHz。另一方面，从半导体芯片封装的发展来看，芯片体积越来越小、集成度越来越高、引脚数越来越多。所以，在当今的电路设计领域，电路系统正朝着大规模、小体积、高速度、高密度的方向飞速发展。这样就带来了一个问题，即芯片的体积减小导致电路的布局、布线很困难，而信号的频率还在逐年增1高，边沿速率越来越快，PCB上的电磁现象更复杂，适用于低速电路的电路理论知识（如基尔霍夫电压/电流定律）可能已失去作用。此外，电子设备越来越广泛地应用于人们的工作和生活之中，电子设备工作的电磁环境越来越复杂，电磁兼容问题也越来越重要。
总之，电子技术的发展给高速数字系统设计带来了挑战，作为高速电路设计的工程师，将不可避免地面临一些新的问题。
现在让我们看看在审查pcb设计时发现的常见的错误:
错误的着陆方式
我将从众所周知的自己犯下的错误开始。令人震1惊，我知道。
所有PCB设计软件工具均包含常用电子组件库。这些库包括原理图符号和PCB着陆图。只要您坚持使用这些库中的组件，一切都会很好。
当您使用未包含在库中的组件时，问题就开始了。这意味着工程师必须手动绘制原理图符号和PCB着陆图。
绘制着陆图案时很容易出错。例如，如果您将引脚与引脚之间的间距缩小了几毫米，则将无法在板上焊接该部件。
1.什么PCB背钻？
背钻其实就是控深钻比较特殊的一种，在多层板的制作中，例如12层板的制作，我们需要将首层连到第9层，通常我们钻出通孔（一次钻），然后陈铜。这样首层直接连到12层，实际我们只需要从1层连到第9层，10到12层由于没有线路相连，像一个柱子。
这个柱子影响信号的通路，在通讯信号会引起信号完整性问题。所以将这个多余的柱子（业内叫STUB）从反面钻掉（二次钻）。所以叫背钻，但是一般也不会钻那么干净，因为后续工序会电解掉一点铜，且钻尖本身也是尖的。所以PCB厂家会留下一小点，这个留下的STUB的长度叫B值，一般在50-150UM范围为好。
