IS200DTAIH1A

    TMS320F2812是德州仪器(TI)公司专门为工业应用而设计的新一代DSP处理器，它的性能大大优于当前广泛使用的TMS320LF240x系列。该芯片为32位定点DSP，***高主频150MHz，***小指令周期6.67ns，外部采用低频时钟，通过片内锁相环倍频；相对于TMS320LF2407只能寻址192KB地址空间，该芯片的外部接口***多可寻址4MB的空间；有3个***的片选信号，并且读／写时序可编程，兼容不同速率的外设扩展；通过配置外部接口寄存器，在访问外部设备时不必额外增加***等待，既提高了程序的实时性又减少了代码量。因此，灵活掌握和使用外部接口，对于DSP系统开发有很大帮助。本文结合实际系统，分析TMS320F2812外部接口的时序，设计了外部存储器扩展电路，根据所用的存储器芯片设置了接口时序，并提供了相关的电路原理图和外部接口时序配置的程序。

    1TMS320F2812外部接口的特点

    TMS320F2812外部接口(XINTF)采用异步非复用模式总线，与C240x外部接口类似，但也作了改进：

    ①TMS320LF240x系列，程序空间、数据空间和I／O空间都映射在相同的地址(0000～FFFF)，***大可寻址192KB，对它们的访问是通过不同的指令来区分的，例如可用IN或OUT指令访问外部I／O空间；而在TMS320F2812中，外部接口被映射到5个***的存储空间XZCS0、XZCS1、XZCS2、XZCS6、XZCS7，每个存储空间具有***的地址，***多可寻址4MB。

    ②TMS320F2812中，有的存储空间共用1个片选信号，如Zone0和Zone1共用XZCS0AND1，Zone6和Zone7共用XZCS6AND7。各空间均可***设置读、写信号的建立时间、***时间及保持时间。

    对任何外部空间读／写操作的时序都可以分成3部分：建立、***和保持，时序如图1和图2所示。在建立(lead)阶段，访问存储空间的片选信号变为低电平并且地址被送到地址总线(XA)上。默认情况下该阶段的时间设置为***大，为6个XTIMCLK周期。在***(active)阶段，对外部设备进行读写，相应的读写信号(XRD和XWD)变为低电平，同时数据被送到数据总线(XD)上。默认情况下读写该阶段的时间均设置为14个XTIMCLK周期。跟踪(trail)阶段是指读写信号变为高电平，但片选信号仍保持低电平的一段时间周期，默认情况下该阶段时间设置为6个XTIMCLK周期。因此，在编程时要根据外部设备的接口时序来设置XINTF的时序，从而正确地对外设读写。

    时序图

    2扩展存储器硬件设计

    2.1外部存储器与TMS320F2812的接口电路设计

    TMS320F2812内置18KBRAM。为了使用方便，本系统又扩展了256KBSARAM，芯片选用IS61LV25616(256K×16位)，其数据访问时间为10ns。由于TMS320F2812采用统一寻址方式，因此扩展的SARAM既可以作程序存储器也可以作数据存储器。同时，为了保存掉电不丢失的数据，扩展了32KBEEPROM，选用AT28LV256，32K×8位，用2片组成32K×16位。外扩存储器与TMS320F2812的接口电路如图3所示，将SARAM分配在ZONE2，地址范围为080000～0BFFFF，片选信号与TMS320F2812的XZCS2相连。EEPROM分配在ZONE6，地址范围为010000～0107FFF，片选信号XZCS6AND7。

  引言

    在操作系统启动前，要先运行一段程序．这段程序就是BootLoader，即启动装载程序，它相当于PC机上的BIOS。通过这段程序，可以实现硬件设备的初始化，建立内存卒问映射等一系列初始化工作，从而将系统的软硬件环境初始化为一个合适的状态．以便为装载操作系统作好准备。在系统加电或复位后，CPU通常都是从一个预先定义的地址上取指令，而在嵌入式系统中，通常将某种类型的固态存储设备(如ROM、FIash等)映射到此地址处。通过烧写工具把BootLoader的映像烧写到这种固态存储设备上，在系统加电或复位后CPU就可以从这种固态存储设备上取指令执行BootLoader以实现系统的启动。由于在ROM及Flash等存储设备中程序的执行速度与效率不及程序在RAM中的执行速度与效率，因此在嵌入式程序设计中，通常都会有程序拷贝的操作。所谓程序拷贝，就是在程序运行过程中，通过软件的方法将周化在ROM或Flash中的程序拷贝到RAM中，然后再跳转到RAM相应地址继续执行程序。

    1系统硬件平台及VIVI简介

    本实验平台的处理器采用的是SamSung公司的S3C2410．它是基于AR***20T内核的处理器，片外存储器采用了64MB的SDRAM、32MB的NandFlash、2MB的NorFlash及4KB的片上SRAM，其中SDRAM映射到基地址为Ox30000000的存储空间，本实验平台支持两种方式启动，即NandFIash启动和NorFlash启动，这两种启动方式以跳线方式进行选择。

    VIVI是由韩国Mizi公司开发的一种针对AR***的BootLoader，支持S3C2410。与其它的Bootloader相比，它具有容易理解，易于移植等优点。它有两种工作模式：启动加载模式和***模式。它的启动分为两个阶段，Stage1阶段和Stage2阶段。Stage1主要用汇编语言编写，主要进行与CPU核有关的一些寄存器的配置以及进行一些必要的初始化工作，这部分代码与具体的CPU体系结构依赖性很大。Stage2用一般的C语言编写，用来实现一些初始化工作，如建立内存映射，初始化驱动等，这部分代码会被拷贝到RAM中执行。本文要研究和论述的主要在Stage1阶段。