1.引言
NANDFLASH由于其存储的容量大，小体积，同时读写速度快，外围电路简单而成为现在存储应用中的主***品。但NANDFLASH的写操作比较特殊，在存储数据时要先写入存储命令和存储地址，编程时不能对其执行任何操作。传统的由单片机作为核心的采集采用查询的方式对NANDFLASH进行编程，不仅操作复杂，而且减慢了存储速度。
为此设计了一种基于DMA传输方式的高速存储阵列。采用DMA方式实现了对命令和地址的传输，并实现流水线存储过程，加快了存储速度。而且系统以FPGA为平台，集成度高，具有灵活的总线宽度，拓宽了存储阵列的应用环境。
2.系统结构
数据存储系统结构如图1所示，包括以下3个部分：
(1)FPGA,数据存储系统的核心，集成度高，功耗低，内部嵌有总线结构灵活，并行处理能力强的软处理器核MICROBLAZE,并有用户自定义的IP核，可以实现对闪存阵列的控制和数据的正确存储，而且可以将阵列中存储的数据上传到电脑，进行数据的后期处理。
(2)存储阵列：系统采用4×4阵列形式，由SAMSUNG公司的K9NBG08U5A搭建而成。构建闪存阵列时，所有FLASH使用相同的控制信号；同一列的FLASH的片选信号相同，但数据通道不同；同一行的FLASH的片选信号不同，而数据通道相同。
(3)USB接口：上位机和存储系统的交互通过USB接口进行，上位机将命令和配置信息通过USB接口传入FPGA,使FPGA内部的MICROBLAZE执行相应的操作。数据回读时通过USB接口将数据传回上位机。本设计采用F***公司的FT245R作为上位机与FPGA通信的USB接口芯片。使用F***公司提供的D2XX驱动程序，***快的传输速率高达1MBps。
3.DMA设计实现
DMA的作用是控制闪存阵列的操作，达到数据的快速存储。其设计主要包括两部分：DMA方式写命令和地址，流水线操作流程的实现。DMA方式写命令和地址是用硬件的方法将闪存阵列编程需要的命令码和地址按时序释放到数据总线，节约了单片机查询时所浪费的时间;流水线操作流程是DMA对闪存阵列编程阶段等待的时间的利用，提高了存储速度。
3.1DMA方式写命令和地址
对FLASH进行存储操作时应先向FLASH写入编程开始命令，然后是五个周期的有效块存储地址和2K字节数据，***后写入结束编程命令。用DMA方式传送命令和地址花费的时间低于单片机查询的方式，提高了存储速度。由于系统闪存阵列规模小，可以选用全相关的无效块管理方法，其控制简单、算法容易实现。无效块的信息事先缓存于地址FIFO，待数据存储时，由DMA读取。此外每片NANDFLASH的编程命令码相同，所以对每一列闪存操作时，每个FLASHIO口上的数据是相同的。DMA方式写命令和地址如图2所示，相同的地址和命令先并置在一起，然后通过DMA方式发送到数据总线，***后在每个FLASH的I/O口将分配。