盒式耦合器 90-50201 90-50202 90-50203 90-50204
总线耦合器： -235-X-X-X 常松：185221O8O88
三子线 ESI-305-X-X-X ESI-325-X-X-X ESI-335-X-X-X
四子线 ESI-405-X-X-X ESI-425-X-X-X ESI-435-X-X-X
在线终结器：78欧 ESI-T-78-X-X
盒式耦合器：单子线 ESI-110
双子线 ESI-210 ESI-2310
三子线 ESI-310 ESI-3310
四子线 ESI-410 ESI-4100
五子线 ESI-510
六子线 ESI-610
八子线 ESI-810 ESI-811 ESI-812
在线耦合器：单子线 ESI-105-X-X-X ESI-125-X-X-X ESI-135-X-X-X
双子线 ESI-205-X-X-X ESI-225-X-X-X ESI
1K欧 ESI-T-1000-X-X
2K欧 ESI-T-2000-X-X
MILSlD．1553B是一种集中控制式、龟机内部时分指令／响应型多路串仃数
据总线标准，具有高可靠性和灵活性，已经成为现代航空机载系统设备互联的关
键，广泛的应用于飞机、舰船、坦克等***平台}：，并逐渐应瑁到民用的领域巾。
而1553B总线系统的关键核心部分是总线接口芯片。
本***在详细研究MIL-STD．1553B数据总线协议以及参考国外芯片设计的基
础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基I‘
FPGA的1553B总线接口j占片的设计方法。
从专用芯片实现的其体功能出发，结合自顶向下的设计思想，给出了总线接
口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收
发器模块的电路设计后，***介绍了基于FPGA的BC、RT、MTi种类型终端设
计，***终遥过：【作方式选择信号以及其他控制信号将此兰种终端结合起柬以达到
通用接口的功能。同时给出其设计逻辑框图、算法漉程图、引脚说明以及部分模
块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过
程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键
技术。本设计使用VHDL：摧i述，在此基础之上采用专门的综合软件对设计进{j：了
综合优化，***后在FPGA芯片EPlKl00上得以实现。通过验证证明该设计能够完
成BC／RT／MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检
错能力。
***后设计了总线接口芯片测试系统，选择TMS320LF2407作为手处理器，测
试主要包括主处理器的自发自收验证，加入RS232串口调试过程提商测试数荆的
矗观性。验证的结果表明本文提出的设计方案是合理的。
关键字：
MIL-STD．1553B数据总线
总线接[1，常松：185221O8O88