IA8416 在软件模式下,OSCLK 的有效沿是可编程的。
9.在软件模式下,OLRCK 的极性是可编程的。
10.该延迟是为了防止将 OLRCK 改变化之前的 OSCLK 边沿误作为***个时钟沿。
11.这个建立时间是为了确保该 OSCLK 沿是在 OLRCK 发生改变后的***个时钟沿。
AES3/SPDIF 正端输入(输入)-单端或差分接收 AES3 或 S/PDIF 编码的数 据。RXP[7:0]输入包含了 8:2 的 S/PDIF 输入选择器。可通过配置寄存器 04h 选择所需的通道。不使用的输入端应悬空或接 AGND。推荐的输入电路 详见 “外置 AES3/SPDIF/IEC60958 ***部件” |