C8051F020通过优先权交叉开关译码器(如图2所示)控制数字开关网路，端口引脚的分配顺序是从P0.0开始一直到P3.7。当交叉开关配置寄存器XBR0、XBR1和XBR2中外设的对应使能位被设置为逻辑“1”时，交叉开关将端口引脚分配给外设，例如，如果UART0EN位(XBR0.2)被设置为逻辑“1”， 则TX0和RX0引脚将分别被分配到P0.0和P0.1。因为UART0有***高优先权，所以当UART0EN位被设置为逻辑“1”时其引脚将总是被分配到P0.0和P0.1。未被设置的交叉开关分配端口可作为通用I/O口。注意：当选择了串行通信外设(即***Bus、SPI或UART)时，交叉开关将为所有相关功能分配引脚。例如，不能为UART0功能只分配TX0引脚而不分配RX0引脚。交叉开关寄存器被正确配置后，通过将XBARE(XBR2，6)设置为逻辑“1”来使能交叉开关。 

3.3 内部功能 
    C8051F020内部带有数据采集所需的ADC和DAC，其中ADC有两个。一个是8路12位逐次逼近型ADC，可编程转换速率，***大为100 kS/s。可通过多通道选择器配置为单端输入或差分输入。内有可编程增益放大器PGA用于将输入的信号放大。提高A/D的转换精度。可编程增益为：0.5、1、2、4、8或
16，复位时默认值为1。另一个是8路8位ADC。可编程转换速率***大为500 kS/s。其可编程放大增益为0.5、1、2、4，复位时默认值为0.5。有2个12位的DAC，用于将12位的数字量转换为电压量。可产生连续变化的波形，两路信号可同步输出。

3.4 外部接口
    C8051F020外设还增添了三个串行口。可同时与外界进行串行数据通信。***Bus兼容于FC串行扩展总线；SPI串行扩展接口；两个增强型UART串口。C8051F020具有基于JTAG接口的在系统调试功能，片内的调试电路通过JTAG接口可提供高速、方便的在系统调试。
4 软件编程举例
    鉴于C8051F020在硬件方面与80C51的不同之处，故它们在软件编程时也会有所区别。这种区别主要体现在初始化程序上。该程序是在Cygnal的开发工具即IDE调试环境中予以验证的。
    例：利用定时器T0定时。在P1.2端输出一方波，方波周期为20 ms，已知晶振频率为12 MHz。采用中断的方式实现。
    采用C8051F020单片机实现的程序如下：
$include(c);头文件(在80C51中无)
ORG 0000H
LJMP MAIN ;程序入口
ORG 000BH
LJMP QUFAN ;定时器0中断入口
ORG B3H
MAIN:
MOV WDTCN,#0DEH
MOV WDTCN,#0ADH ; 禁止看门狗定时器 (在80C51中无) 
MOV OSCICN,#04H ;选择内部时钟(在80C51中无) 
MOV CKCON,#00H ;选择采用系统时钟的12分频(在80C51中无) 
MOV XBR2,#40H ;允许功能选择开关(在80C51中无) 
MOV P1MDOUT,#04H ;选择P1.2为推拉方式 (在80C51中无) 
MOV TMOD,#01H 
MOV TL0,#0F0H ;置10 ms定时初值 
MOV TH0,#0D8H 
MOV IE,#82H ;CPU开中断，T0开中断 
SETB TR0 ;启动定时器T0 
SJMP $ ;循环等待
QUFAN: 
MOV TL0,#0F0H ;重新赋初值 
MOV TH0,#0D8H 
CPL P1,2 ;输出取反 
RETI